

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 2002204027 A

(43) Date of publication of application: 19.07.02

(51) Int. CI

H01S 5/183 H01L 21/314 H01L 21/316 // H01L 21/205

(21) Application number: 2001345103

(22) Date of filing: 09.02.93

(30) Priority:

15.10.92 JP 04277297

(62) Division of application: 05044557

(54) SURFACE EMITTING TYPE SEMICONDUCTOR

semiconductor laser with high efficiency can be provided.

MORI KATSUMI KONDO TAKAYUKI

SATO JUNJI

SEIKO EPSON CORP

COPYRIGHT: (C)2002,JPO

(71) Applicant:


(72) Inventor:

LASER AND MANUFACTURING METHOD **THEREFOR**

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a surface emitting type semiconductor laser with high efficiency and superior reliability and its manufacturing method with simple productive steps.

SOLUTION: A II-VI group compound semiconductor epitaxial layer is embedded partly in a resonator of the surface emitting type semiconductor laser. An optical out-going side reflective mirror is composed of a complex multi-layer film mirror, in which a first III-V group compound semiconductor layer and a second III-V group compound semiconductor layer with different reflectivity are mutually laminated, and an annular metallic electrode having a light out-going opening is formed on the second semiconductor layer. At the same time, a third dielectric layer and a fourth dielectric layer with different reflectivity are mutually laminated at the light out-going opening. As a result, the reflectivity of the resonator under the electrode can be increased, and the light multiple reflection of the resonator is not decreased, so the surface emitting type



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-204027 (P2002-204027A)

(43)公開日 平成14年7月19日(2002.7.19)

(51) Int.Cl. ⁷		識別記号	FΙ		Ť	7]1*(参考)
H01S	5/183		H01S	5/183	•	5 F O 4 a
H01L	21/314		H01L	21/314	M	5F058
	21/316			21/316		5F073
# H01L	21/205			21/205		

審査請求 有 請求項の数5 OL (全 15 頁)

(21)出顧番号 (62)分割の表示 (22)出顧日	特願2001ー345103(P2001ー345103) 特願平5ー44557の分割 平成5年2月9日(1993.2.9)	(71)出願人	000002369 セイコーエプソン株式会社 東京都新宿区西新宿2 『目4番1号
		(72)発明者	森一克己
(31)優先権主張番号	特願平4-277297	,,,,,,,,,	長野県諏訪市大和3丁目3番5号 セイコ
(32)優先日	平成4年10月15日(1992, 10, 15)		ーエプソン株式会社内
(33)優先権主張国	日本 (JP)	(79) 祭田妻	エンノンが八五社内

会社内 (72)発明者 近藤 貴幸

ーエプソン株式会社内 (74)代理人 100090479

長野県諏訪市大和3丁目3番5号 セイコ

弁理士 井上 一 (外2名)


最終頁に続く

(54) 【発明の名称】 面発光型半導体レーザおよびその製造方法

(57)【要約】

【課題】 面発光半導体レーザは共振器の一部が I I -V I 族化合物半導体エピタキシャル層で埋め込まれ、光 出射側反射ミラーが、III-V族化合物半導体からな る第1の層と、該第1の層と屈折率の異なる I I I - V 族化合物半導体からなる第2の層とを交互に積層し、該 第2の層上に光出射口を設けたリング状金属電極を形成 し、かつ該光出射口上に誘電体からなる第3の層と、該 第3の層と屈折率の異なる誘電体からなる第4の層とを 交互に積層して構成される複合型多層膜ミラーから構成 されている。

【解決手段】 電極下の共振器の反射率を増加させるこ とが可能となり、これにより共振器内の光の多重反射の 効率が落ちないので、高効率な面発光型半導体レーザを 提供することができる。



【特許請求の範囲】

【請求項1】 基板に垂直な方向に光を出射する面発光型半導体レーザにおいて、

一対の反射ミラーとそれらの間の複数層の半導体層とを 有し、前記半導体層のうちの少なくとも1層が1本また は複数本の柱状に形成されている光共振器と、

柱状の前記半導体層の周囲に埋め込まれた層と、を含み、

前記反射ミラーのうちの光出射側反射ミラーは、半導体からなる第1の層と、該第1の層と屈折率の異なる半導体からなる第2の層とを交互に積層し、該第2の層上に光出射口を設けた金属電極を形成し、かつ該光出射口上に誘電体からなる第3の層と、該第3の層と屈折率の異なる誘電体からなる第4の層とを交互に積層して構成される複合型多層膜反射ミラーであり、

前記第1の層と前記第2の層とを交互に積層した反射ミラーは、前記基板に垂直な方向からみて、前記柱状の前記半導体層と同じ大きさを有し、かつ、

前記光出射口は、前記基板に垂直な方向からみて、前記 柱状の前記半導体層より小さい、ことを特徴とする面発 光型半導体レーザ。

【請求項2】 請求項1において、前記埋め込まれた層は、II-VI族化合物半導体のエピタキシャル層であることを特徴とする面発光型半導体レーザ、

【請求項3】 請求項1または2において、

前記反射ミラーのうちの光出射側反射ミラーにおいて、前記第1の層はIII-V族化合物半導体からなる層であり、前記第2の層は該第1の層と屈折率の異なるIII-V族化合物半導体からなる層であることを特徴とする面発光型半導体レーザ。

【請求項4】 基板に垂直な方向に光を出射する面発光 型半導体レーザの製造方法において、

半導体もしくは誘電体からなる基板上に、光共振器を構成する一対の反射ミラーおよびそれらの間の少なくとも 1層の半導体層を有機金属気相成長法もしくは分子線エピタキシャル成長法により形成する工程と、

前記半導体層上にフォトレジストマスクを形成し、前記 半導体層のうちの少なくとも1層を前記フォトレジスト マスクを用いてエッチングして、1本または複数本の柱 状に形成する工程と、

前記柱状の半導体層の周囲に埋め込み層を形成する工程 と、を含み、

前記反射ミラーのうちの光出射側反射ミラーは、基板から連続的に、半導体からなる第1の層と、該第1の層と 屈折率の異なる半導体からなる第2の層を交互に積層成長させたのち、該第2の層上に光出射口を設けた金属電極を形成し、かつ該光出射口上に誘電体からなる第3の層と、該第3の層と屈折率の異なる誘電体からなる第4の層とを交互に積層させ、

前記第1の層と前記第2の層とを交互に積層した反射ミ

ラーは、前記基板に垂直な方向からみて、前記柱状の前 記半導体層と同じ大きさを有するように形成され、か つ、

前記光出射口は、前記基板に垂直な方向からみて、前記 柱状の前記半導体層より小さく形成される、ことを特徴 とする面発光型半導体レーザの製造方法。

【請求項5】 請求項4において、

前記反射ミラーのうちの光出射側反射ミラーにおいて、前記第1の層はIII-V族化合物半導体であり、前記第2の層は該第1の層と屈折率の異なるIII-V族化合物半導体からなる層であることを特徴とする面発光型半導体レーザの製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、基板の垂直方向に レーザ光を発振する面発光型半導体レーザおよびその製 造方法に関する。

[0002]

【背景技術】本願出願人は、特願平2-242000号 において、II-VI族化合物半導体で光共振器を埋め 込んだ面発光型の半導体レーザを提案している。

【0003】この面発光型半導体レーザにおいては、図 13に示したように、先ず、(702) n型GaAs基 板に(703) n型GaAsバッファ層、(704)分 布反射型多層膜ミラー、(705) n型Al_{0.4}Ga_{0.6} Asクラッド層、(706)p型GaAs活性層、(7 07) p型A l_{0.4}Ga_{0.6}Asクラッド層および (70 8) p型A l_{0.1} Ga_{0.9} Asコンタクト層を順次成長さ せ、その後、(707)p型Al_{0.4}Ga_{0.6}Asクラッ ド層および (708) p型A I_{0.1}Ga_{0.9}A sコンタク ト層を円柱状の領域を残して垂直にエッチングし、さら に、この円柱状領域の周囲に(709) $ZnS_{0.06}Se$ 0.94 を形成して埋め込み、しかる後に、(708) p型 $Al_{0.1}Ga_{0.9}As$ コンタクト層の上面の、円柱径より もやや小さい領域に(711)誘電体多層膜ミラーを蒸 着し、最後に(710)p型オーミック電極、(70 1) n型オーミック電極を形成することにより構成され ている。埋め込み層に用いた(709)ZnS_{0.06}Se 0.94層は高抵抗かつ低屈折率であるため、電流および光 の閉じ込めが効率よく行われ、高性能な面発光型半導体 レーザとなる。

[0004]

【発明が解決しようとする課題】さて、この従来技術では、図13に示すように、電流を活性層に注入するためのp型オーミック電極が光共振器の上にリング状に形成される。そして、このリング状の(710)p型オーミック電極の存在により、以下のような2つの問題が生じることが判明した。

【0005】まず、この(710)p型オーミック電極の反射率は、光が出射する側の(711)誘電体多層膜

ミラーの反射率よりも小さい。従って、(710)p型 オーミック電極下での光共振器内部では光の多重反射の 効率が下がってしまうという事態が生じる。そして、か かる事態を解決するためには、(708)p型A10.1 Ga_{0.9}Asコンタクト層と(710)p型オーミック 電極とが接触する部分の面積を小さくする必要がある。 ところが、この部分の接触面積を小さくすると、今度 は、接触不良等を原因として(710)p型オーミック 電極と(708)p型A l_{0.1}G a_{0.9}A s コンタクト層 との間の接触抵抗が極めて高くなり、この部分の抵抗に より発生する熱が極めて大きなものとなってしまう。こ の結果、供給される電力がこの部分で消費されてしま い、光共振器内での効率の低下、入力電流対光出力特性 の更なる向上が図れない等の新たな問題が生じた。更 に、かかる熱の発生は信頼性の上でも好ましいものでは ない。

【0006】次に、このリング状の(710)p型電極の存在により、図14に示すような複数の定在波の発生を原因とする効率の低下という問題も生じた。

【0007】通常、面発光型半導体レーザでは光共振器 長が小さいため、1つの波長の定在波しか作り出すこと しかできない。そのため素子の体積を全て有効にレーザ 共振器として機能させるには光共振器内での定在波の波 長が一様である必要がある。

【0008】ところが、図14(a)に示すように(10)誘電体と(14)半導体の界面、(12)金属と(14)半導体の界面とでは光の境界条件が異なる。これは、境界面での反射光の位相のずれ方の違いによる。半導体中を進行してきた光が屈折率の小さい誘電体界面で反射するとき、界面での反射波の位相が入射波の位相と同じになるため、定在波の腹は境界面に形成されることになる。一方、金属界面で反射するときは、反射波の位相が変化(0~πの間のある値)するので、疑似的に金属内部で光が反射したように見える(仮想反射面)。その結果、定在波の腹は境界面部にできないことになる。

【0009】そのため、図14(b)に示す面発光型半導体レーザのように、リング状の(710)p型オーミック電極を用いた構造では、電極下に生じる定在波と(711)誘電体多層膜ミラーの下に生じる定在波ではその状態が異なるので共振波長が一致しない。よって共振器の体積のうちリング状の(710)p型オーミック電極の下にある部分は、図14(c)に示すように、レーザ共振器として役立っていないことになる。これは大きな無効電流を発生させ、また発熱源ともなり、しきい値電流上昇、光共振器内での効率の低下、温度特性悪化を引き起こしている。

【0010】本発明はこのような課題を解決するものであり、この目的とするところは、高効率かつ信頼性の高い面発光型半導体レーザおよびこれを簡単な工程で作製

できる製造方法を提供するものである。 【0011】

【課題を解決するための手段】以上のような課題を解決するため、本発明は、基板に垂直な方向に光を出射する面発光型半導体レーザにおいて、一対の反射ミラーとそれらの間の複数層の半導体層とを有し、前記半導体層のうちの少なくとも1層が1本または複数本の柱状に形成されている光共振器と、柱状の前記半導体層の周囲に埋め込まれたII-VI族化合物半導体エピタキシャル層と、を含み、前記反射ミラーのうちの光出射側反射ミラーは、III-V族化合物半導体からなる第1の層と、該第1の層と屈折率の異なるIII-V族化合物半導体からなる第2の層とを交互に積層し、該第2の層上に光出射口を設けた金属電極を形成し、かつ該光出射口上に誘電体からなる第3の層と、該第3の層と屈折率の異なる誘電体からなる第4の層とを交互に積層して構成される複合型多層膜反射ミラーであることを特徴とする。

【0012】また、本発明は、基板に垂直な方向に光を 出射する面発光型半導体レーザの製造方法において、半 導体もしくは誘電体からなる基板上に、光共振器を構成 する一対の反射ミラーおよびそれらの間の少なくとも1 層の半導体層を有機金属気相成長法もしくは分子線エピ タキシャル成長法により形成する工程と、前記半導体層 上にフォトレジストマスクを形成し、前記半導体層のう ちの少なくとも1層を前記フォトレジストマスクを用い てエッチングして、1本または複数本の柱状に形成する 工程と、前記柱状の半導体層の周囲にII-VI族化合 物半導体をエピタキシャル成長させて埋め込み層を形成 する工程と、を含み、前記反射ミラーのうちの光出射側 反射ミラーは、基板から連続的にIII-V族化合物半 導体からなる第1の層と、該第1の層と屈折率の異なる III-V族化合物半導体からなる第2の層を交互に積 層成長させたのち、該第2の層上に光出射口を設けた金 属電極を形成し、かつ該光出射口上に誘電体からなる第 3の層と、該第3の層と屈折率の異なる誘電体からなる 第4の層とを交互に積層させることを特徴とする。

【0013】また、この場合、前記II-VI族化合物 半導体エピタキシャル層は、II族有機化合物およびV I族有機化合物からなる付加体と、VI族水素化合物と を原料として有機金属化学気相成長法により形成される ことが望ましい。

【0014】また、本発明は、基板に垂直な方向に光を出射する面発光型半導体レーザにおいて、一対の反射ミラーとそれらの間の複数層の半導体層とを有し、前記半導体層のうちの少なくとも1層が1本または複数本の柱状に形成されている光共振器と、柱状の前記半導体層の周囲に埋め込まれたII-VI族化合物半導体エピタキシャル層と、前記半導体層上に形成され光出射口を有する金属電極と、少なくとも前記光出射口内に設けられた位相シフト層と、を含み、前記位相シフト層の材質は、

発振周波数に対する吸収係数が少なく、位相シフト層と の境界に接する前記半導体層と略等しい屈折率をもつ材 質であることを特徴とする。

【0015】また、本発明は、基板に垂直な方向に光を出射する面発光型半導体レーザにおいて、一対の反射ミラーとそれらの間の複数層の半導体層とを有し、前記半導体層のうちの少なくとも1層が1本または複数本の柱状に形成されている光共振器と、柱状の前記半導体層の周囲に埋め込まれたII-VI族化合物半導体エピタキシャル層と、前記半導体層上に形成され光出射口を有する金属電極と、少なくとも前記光出射口内に設けられた位相シフト層と、を含み、前記位相シフト層の膜厚は、前記光出射口の下において発生する定在波の波長を略等しくなる厚さに設定されていることを特徴とする。

【0016】この場合、前記位相シフト層の材質は、この位相シフト層に連続的に誘電体材料からなる光出射側の反射ミラーを形成できる誘電体材料であることが好ましい。

【0017】また、前記位相シフト層の材質は、前記半導体層を連続的に再成長させて形成できる前記半導体層と同一材料であってもよい。

【0018】また、前記位相シフト層の材質は、前記光 共振器の表面の少なくとも光出射口内に塗布形成できる 有機材料であってもよい。

[0019]

【作用】本発明に係る面発光型半導体レーザによれば、 光出射側の反射ミラーを光共振器径と同じ大きさの半導体多層膜と金属電極、および光出射口を覆う誘電体多層 膜ミラーで構成することにより、電極下に半導体多層膜 ミラーが存在するため、電極下の光共振器の反射率を増加させることが可能となり、これにより光共振器内の効率が落ちないので、高効率な面発光型半導体レーザを提供することができる。

【0020】また、本発明に係る製造方法においては、 光出射側の反射ミラーのうち、半導体多層膜ミラーは、 光共振器を構成する活性層などといっしょに基板から連 続して結晶成長可能であることから、作製が極めて簡単 であり、非常に安定に、再現性よく上記の面発光型半導 体レーザを実施できる製造方法である。

【0021】また、本発明に係る面発光型半導体レーザによれば、金属電極の光出射口内には位相シフト層が設けられており、これにより、金属電極の下と光出射口の下に発生する定在波の波長を略等しくできる。従って、光共振器内に発生する定在波を一様にでき、光共振器内の全ての領域を有効なレーザ共振器として機能させることができるため、高効率な面発光型半導体レーザを提供することができる。

[0022]

【発明の実施の形態】以下、本発明の実施例について、

図面を用いて説明する。

【0023】(1)実施例1~3

実施例1~3は、光出射側の反射ミラーを、半導体多層膜と金属電極、および光出射口を覆う誘電体多層膜ミラーで構成した場合の実施例である。これらの実施例では、p型オーミック電極の下に、分布反射型多層膜ミラーが配置されるため、電極下の光共振器の反射率を増加させることが可能となり、高効率な面発光型半導体レーザを提供することができる。

【0024】(a)実施例1

図1は本発明の第1の実施例における(100)半導体 レーザの発光部の断面を示す斜視図であり、また、図2 (a)~(f)は当該実施例における半導体レーザの製造工程を示す断面図である。

【0025】以下、本実施例に係わる(100)半導体 レーザの構成および製造工程について、図2(a)~ (f)に従って説明する。

【0026】のまず、(102) n型GaAs基板上に、(103) n型GaAsバッファ層を形成し、さらに、n型 $A1_{0.7}Ga_{0.3}As$ 層とn型 $A1_{0.1}Ga_{0.9}As$ 層からなり波長870 nm付近の光に対し98%以上の反射率を持つ30%アの(104)分布反射型多層膜ミラーを形成する。

【0028】②上記エピタキシャル成長後、熱CVD法によって、表面に(112) SiO_2 層を形成し、さらに、反応性イオンビームエッチング法(以下、「RIBE法」と記す)により、(113)レジストで覆われた柱状の発光部を残して、(107)p型 $AI_{0.4}Ga_{0.6}$ Asクラッド層の途中まで、エッチングを行う(図2((b))。この際、本実施例では、エッチングガスとしては塩素とアルゴンの混合ガスを用いることとし、ガス圧を 1×10^{-3} Torrとし、引出し電圧を400Vとする。ここで、(107)p型 $AI_{0.4}Ga_{0.6}$ Asクラッド層の途中までしかエッチングしないのは、活性層の水平方向の注入キャリアと光を閉じ込めるための構造

を、リブ導波路型の屈折率導波構造とするためである。 【0029】③次に、この(107)p型A $1_{0.4}$ Ga0.6Asクラッド層上に、埋め込み層を形成する。このために、本実施例では、まず、(113)レジストを取り除き、次に、MBE法域はMOCVD法などにより、(109) $2nS_{0.06}$ Se $_{0.94}$ 層を埋め込み成長させる(図2(c))。

【0030】例えば、DMZn-DMSeの付加体(ジメチル亜鉛とジメチルセレンの付加体)とH₂Se(セレン化水素)を原料に用いたMOCVD法で成長温度275℃、成長圧力70Torrで埋め込み成長を行った。

【0031】**の**更に、(112) SiO_2 層を除去し、 続いて、(108) コンタクト層の表面に発光部の径よ りもやや小さい領域を(113)レジストで形成する (図2(d))。

【0032】⑤その後、この表面に(110)p型オーミック電極を蒸着し、リフトオフ法を用いて、発光部表面に出射口を開ける(図2(e))。

【0033】**⑤**しかる後に、(110) p型オーミック電極のない発光部の上を覆うように2ペアの(111) SiO_2 /a-Si誘電体多層膜ミラーを電子ビーム蒸着により形成し、さらに(102) n型GaAs基板側に(101) n型オーミック電極を蒸着する(32) (5) 。そして、最後に、320 のアロイングを行う。

【0034】このように作成した本実施例の(100) 面発光型半導体レーザは、埋め込みに用いた $Z_{nS_{0.06}}$ $Se_{0.94}$ 層が I $G\Omega$ 以上の抵抗を有し、(109)埋め込み層への注入電流の漏れが起こらないため、極めて有効な電流狭窄が達成される。また、(109)埋め込み層は多層構造にする必要が無いため容易に成長させることができ、バッチ間の再現性も高い。

【0035】また、この面発光半導体レーザはリブ導波路構造となるので、 $ZnS_{0.06}Se_{0.94}$ 層の下方の活性層と共振器部の活性層の屈折率差が大きくなり、有効な光閉じ込めも同時に達成される。

【0036】また、埋め込み層としてのII-VI族化合物半導体がII族有機化合物およびVI族有機化合物 からなる付加体とVI族水素化物とを原料とすることにより、従来と比較して非常に低い温度で埋め込み層を形成することが可能となる。したがって、埋め込み層を形成する際の熱によって共振器を形成する各層の結晶性が悪化することを防止でき、同時に、結晶性に優れ、十分な均一性を有する埋め込み層を得ることができる。II族原料とVI族原料とを使用して一般の手法でMOCV D法を実施すると、埋め込み層を形成する際の温度が非常に高温(600℃以上)となる。このため、このときの熱によって、共振器を形成する各層に転移や欠陥が生じて結晶性が悪化すること、これらの各層と埋め込み層

との界面で相互拡散が生じてしまうこと、また、埋め込み層自体の結晶性が悪く、十分な均一性を得ることができないことなどの幾つかの問題があった。しかし、前記付加体およびVI族水素化物を用いることにより、MOCVDにおける温度を500℃以下、好ましくは300℃以下と低くすることができ、これらの問題を解消することができた。

【0037】また、本実施例では、図2(f)に示すように、光出射側の反射ミラーは、(110)p型オーミック電極の下に半導体多層膜ミラーからなる(114)分布反射型多層膜ミラーが配置されるような構成となっている。従って、電極下の光共振器の反射率を増加させることが可能となり、高効率な面発光型半導体レーザを提供することができる。そして、これにより、(110)p型オーミック電極と半導体層との接触面積を大きくすることができる。この結果、この部分での抵抗を少なくすることができる。この結果、この部分での熱の発生を抑えることができ、半導体レーザの高効率化、信頼性の向上を図ることができる。

【0038】また、本実施例に係る製造方法では、光出射側の反射ミラーのうち、(114)分布反射型多層膜ミラーは、光共振器を構成する活性層などといっしょに基板から連続して結晶成長可能である。従って、作製が極めて簡単であり、非常に安定に、再現性よく面発光型半導体レーザを提供でき、信頼性、歩留まり等を向上させることができる。

【0039】なお、本実施例では、発光部上の反射ミラーの反射率は、半導体多層膜ミラーからなる(114)分布反射型多層膜ミラーと(111)誘電体多層膜ミラーが合わさることにより、発振波長870nmで96%以上とすることができる。

【0040】また、出射口側の反射ミラーを半導体多層膜ミラーからなる(114)分布反射型多層膜ミラーと、(111)誘電体多層膜ミラーで構成したのは、すべて半導体多層膜ミラーにすると96%以上の反射率を得るためには40層以上の半導体層を制御よく形成する必要があり、また、40層以上の半導体層の垂直方向の電気抵抗は非常に大きくなり、面発光半導体レーザ自体の素子抵抗を大きくしてしまう問題が発生したためである。

【0041】(b) 実施例2

図3は本発明の第2の実施例における半導体レーザ(200)の発光部の断面を示す斜視図であり、また、図4(a)~(f)は当該実施例における半導体レーザ(200)の製造工程を示す断面図である。

【0042】本実施例の半導体レーザ (200) は、発光部を (208) p型A $1_{0.1}$ Ga $_{0.9}$ Asコンタクト層から (205) n型A $1_{0.4}$ Ga $_{0.6}$ Asクラッド層の一部までを柱状に形成した点で、上述の実施例1と異なる。

【0043】以下、本実施例の構成および製造工程について、図4(a)~(f)にしたがって説明する。

【0044】①まず、(202) n型GaAs基板上 に、(203)n型GaAsバッファ層を形成し、さら に、n型AlAs層とn型Alo.1Gao.9As層からな り波長870 nm付近の光に対し98%以上の反射率を 持つ30ペアの(204)分布半導体多層膜ミラーを形 成する。続いて、(205) n型Al_{0.4}Ga_{0.6}Asク ラッド層、 (206) p型GaAs活性層、 (207) $p型Al_{0.4}Ga_{0.6}As$ クラッド層と成長させ、さら に、p型A1As層とp型A10.1Ga0.9As層からな り波長870 nm付近の光に対し75%以上の反射率を 持つ5ペアの(214)分布反射型多層膜ミラーを形成 し、その上に (208) p型A l_{0.1}Ga_{0.9}Asコンタ クト層を、順次、MOCVD法でエピタキシャル成長さ せる(図4(a))。このとき、本実施例では、成長温 度を700℃とし、成長圧力を150Torrとし、I II族原料としてはTMGa(トリメチルガリウム)お よびTMAI (トリメチルアルミニウム)の有機金属 を、V族原料としてはAsH₃を、n型ドーパントとし てはH2Seを、p型ドーパントとしてはDEZn (ジ エチルジンク)を、それぞれ用いる。

【0045】前記、(204)および(214)分布反射型多層膜ミラーの形成においては、層形成中に(204)分布反射型多層膜ミラーではH₂Se供給量を、また(214)分布反射型多層膜ミラーではDEZn供給量を制御することにより、層の界面近傍のドーパント濃度を高める。

【0046】**の**次にRIBE法により、(213) レジストで覆われた柱状の発光部を残して、(205) n型 A $1_{0.4}$ Ga $_{0.6}$ Asクラッド層の途中まで、エッチングを行う(図4(b))。この際、本実施例では、エッチングガスとしては塩素とアルゴンの混合ガスを用いることとし、ガス圧を 1×10^{-3} Torrとし、引出し電圧を400Vとする。

【0047】③次に、このエッチング領域上に、埋め込み層を形成する。このために、本実施例では、まず、(213) レジストを取り除き、次に、MBE 法或はM OC V D 法などにより、(209) Z n S 0.06 S 0.94 層を埋め込み成長させる(Q 4 (c))。

【0048】の更に、(212) SiO2層を除去し、 続いて、(208) コンタクト層の表面に発光部の径よ りもやや小さい領域をレジストで形成する(図4 (d))。

【 0049】のしかる後に、この表面に(210)p型 オーミック電極を蒸着し、リフトオフ法を用いて、発光 部表面に出射口を開ける(図4(e))。

【0050】⑥その後、出射口の上を覆うように2ペアの(211)Si○₂/a−Si誘電体多層膜ミラーを電子ビーム蒸着により形成する。さらに(202)n型

GaAs 基板側に (201) n型オーミック電極を蒸着する (図4 (f))。 そして、最後に、N₂雰囲気中で、400℃のアロイングを行う。

【0051】以上の工程により、図3に示したような、 埋め込み構造を持つ(200)面発光半導体レーザを得 ることができる。

【0052】このように作成した本実施例の(200)面発光半導体レーザにおいても、埋め込みに用いた $ZnS_{0.06}Se_{0.94}$ 層が $IG\Omega$ 以上の抵抗を有し、(209)埋め込み層への注入電流の漏れが起こらないため、極めて有効な電流狭窄が達成される。また、(209)埋め込み層は多層構造にする必要が無いため容易に成長させることができ、バッチ間の再現性も高い。さらに、GaAsに比べ屈折率が十分に小さい $ZnS_{0.06}Se_{0.94}$ 層を用い、(206)活性層を埋め込んだ埋め込み型の屈折率導波路構造により、より効果的な光の閉じ込めが実現される。

【0053】また(204)および(214)分布反射型多層膜ミラーを構成する層の界面近傍のキャリア濃度を高めているため、伝導帯の障壁が薄くなり、電子がトンネル伝導しやすくなり、また価電子帯のバンド急峻性もなだらかになるため、正孔も電導しやすくなるため、多層膜に垂直な方向の電気抵抗が小さい。

【0054】また、ここでドーピングによってキャリア 濃度を高めているのは層の界面近傍のみであることか ら、高濃度ドーピングによる膜質の悪化はない。

【0055】(c)実施例3

図5は本発明の第3の実施例における半導体レーザ(300)の発光部の断面を示す斜視図であり、図6(a)~(f)は当該実施例における半導体レーザ(300)の製造工程を示す断面図である。

【0056】本実施例の半導体レーザ(300)は、 (307)p型A1_{0.5}Ga_{0.5}Asクラッド層を、互い に分離溝で分離された複数の柱状部で発光部を形成した 点で、上述の実施例1および実施例2と異なる。

【0057】以下、本実施例の構成および製造工程について図6(a)~(f)にしたがって説明する。

【0058】のまず、(302) n型GaAs基板上に、(303) n型GaAsバッファ層を形成し、さらに、n型A1_{0.9}Ga_{0.1}As層とn型A1_{0.2}Ga_{0.8}As層からなり波長780nmを中心に±30nmの光に対して98%以上の反射率を持つ25ペアの(304)半導体多層膜ミラーを形成する。続いて、(305) n型A1_{0.5}Ga_{0.5}Asクラッド層、(306) p型A1_{0.13}Ga_{0.87}As活性層、(307) p型A1_{0.5}Ga_{0.5}Asクラッド層、そして、p型A1_{0.9}Ga_{0.1}As層とp型A1_{0.2}Ga_{0.8}As層からなり波長780nm付近の光に対し75%以上の反射率を持つ5ペアの(315)分布反射型多層膜ミラーと(308) p型A1_{0.16}Ga_{0.85}Asコンタクト層を順次MOCVD法でエ

ピタキシャル成長させる(図6(a))。本実施例では、このときの成長条件を、成長温度を720 $\mathbb C$ 、成長圧力150 $\mathbb C$ $\mathbb C$ r $\mathbb C$ ともに、 $\mathbb C$ $\mathbb C$

【0059】また、(304) 半導体多層膜ミラー成長時に、成長表面に紫外光を断続的に照射し、ミラーを形成しているn型A1 $_{0.9}$ Ga $_{0.1}$ As層とn2A1 $_{0.2}$ Ga $_{0.8}$ As層の界面近傍のキャリア濃度を上げて、(304) 半導体多層膜ミラーの抵抗を低減している。

【0060】②次に、表面に常圧熱CVD法により(312)SiO2層を形成し、さらにその上にフォトレジストを塗布、フォトリソグラフィー工程を施し、必要なパターンを作製する。その際、レジストパターンの側面が基板面に対して、垂直になるようなパターン作製条件で行ない、作製後は、側面のだれの原因となる温度加熱を行なわない。

【0061】③その後、このパターンをマスクにして、 CF4ガスをエッチングガスにした反応性イオンエッチング (RIE)を行い (312) SiO2層を除去する。以上のようにして、必要なパターン形状を持ちながら、更に基板に対して垂直な側面を持った (313) レジストと (312) SiO2層によるパターンが作成できる(図6(b))。

【0062】 **②**続いて、この垂直な側面を持った(313)レジストをマスクにして、RIBE法を用いて、柱状の発光部を残してエッチングを行う。この時、発光部を形成する複数の柱状部の間は(307)p型A1_{0.5} Ga_{0.5}Asクラッド層の途中まで、エッチングを行う(図6(c))。この際、本実施例では、エッチングガスには塩素とアルゴンの混合ガスを用い、ガス圧力5×10⁻⁴ Torr、プラズマ引出し電圧400V、エッチング試料上でのイオン電流密度400μA/cm²、試料温度を20℃に保って行うこととする。

【0063】ここで、発光部を(307)p型A1_{0.5} Ga_{0.5}Asクラッド層の途中までしかエッチングしないのは、活性層の水平方向の注入キャリアと光の閉じ込めを、屈折率導波型のリブ導波路構造にして、活性層内の光の一部を活性層水平方向に伝達できるようにするためである。

【0064】また、レジストとして垂直な側面を持った(313)レジストを使用し、さらに、エッチング方法としてエッチング試料に対して垂直にイオンをビーム状に照射してエッチングを行なうRIBE法を用いることにより、近接した(320)発光部を、基板に垂直な(314)分離溝で分離させることができるとともに、面発光型半導体レーザの特性向上に必要な垂直光発振器

を作製することが可能となっている。

【0065】 \mathbf{G} 次に、この(307)p型A $\mathbf{1}_{0.5}$ $\mathbf{Ga}_{0.5}$ A \mathbf{s} $\mathbf{7}$ ラッド層上に、埋め込み層を形成する。このために、本実施例では、まず(313)レジストを取り除き、次に、MBE法あるいはMOCVD法などにより、(309) \mathbf{Z} \mathbf{n} $\mathbf{S}_{0.06}$ \mathbf{S} $\mathbf{e}_{0.94}$ 層を埋め込み成長させる(図6(d))。

【0066】 ②さらに、(312) SiO_2 層とその上にできた多結晶状のZnSSeを除去し、続いて、(303) コンタクト層の表面に発光部の径よりやや小さい領域をレジストで形成する。この表面に(310) p型オーミック電極を蒸着し、リフトオフ法を用いて、発光部表面に出射口を開ける(図6(e))。ここで、出射側の(310) p型オーミック電極は、各(320)発光部の各(308) コンタクト層に導通するように形成される。

【0067】のその後、出射口の上を覆うように2ペアの(311) SiO₂/a-Si誘電体多層膜ミラーを電子ビーム蒸着により形成する。さらに(302) n型GaAs基板側に(301) n型オーミック電極を蒸着する(図6(f))。そして、最後に、N₂雰囲気中で、400℃のアロイングを行う。

【0068】ここで、本実施例の(300)半導体レーザでは $Z_{1}S_{0.06}Se_{0.94}$ で埋め込んだ(314)分離溝上にも(311)誘電体多層膜ミラーを作製することとしたので、発光部に挟まれた領域にも垂直共振器構造が形成され、したがって、(314)分離溝にもれた光も有効にレーザ発振に寄与し、また、漏れた光を利用するので、(320)発光部の位相に同期した発光となる。

【0069】以上のように、図5に示したような (320)発光部を持った (300) 面発光型半導体レーザを 得ることができる。

【0070】このように作成した本実施例の(300)面発光半導体レーザにおいても、埋め込みに用いた $ZnS_{0.06}Se_{0.94}$ 層が $IG\Omega$ 以上の抵抗を有し、(309)埋め込み層への注入電流の漏れが起こらないため、極めて有効な電流狭窄が達成される。また、(209)埋め込み層は多層構造にする必要がないため容易に成長させることができ、バッチ間の再現性も高い。また、この面発光半導体レーザはリブ導波路構造となるので、 $ZnS_{0.06}Se_{0.94}$ 層の下方の活性層と共振器部の活性層の屈折率差が大きくなり、有効な光閉じ込めも同時に達成される。

【0071】また、本実施例の(300) 面発光半導体レーザでは $2nS_{0.06}Se_{0.94}$ で埋め込んだ(314)分離溝上にも(311)誘電体多層膜ミラーを作成することとしたので、発光部に挟まれた領域にも垂直共振器構造が形成され、従って、(314)分離溝に漏れた光も有効にレーザ発振に寄与し、また漏れた光を利用する

ので (320) 発光部の位相が同期した発光となる。 【0072】 (2) 実施例4~6

実施例4~6は、図7(a)に示すように、(431) 光出射口に(430)位相シフト層を設けた実施例である。

【0073】具体的には、(431)光出射口に適当な厚さの(430)位相シフト層を設け、その上に(411)誘電体多層膜ミラーを形成することにより、(431)光出射口の下に発生する定在波の実効共振器長を変化させ、(411)誘電体多層膜ミラーの反射面を、(410)p型オーミック電極の内部の(16)仮想反射面と同じ位置にする。

【0074】これにより、図7(b)に示すように、(431)光出射口の下に発生する定在波の波長λ₁と、(410)p型オーミック電極の下に発生する定在波の波長入₂が等しくなるため、波光共振器内に生じる定在波を素子内で一様にすることができ、素子体積の全てを有効にレーザ共振器として機能させることが可能となる。

【0075】このような位相シフト層の材質の条件としては、発振波長に対してほぼ透明であること、屈折率が半導体に近い材質であることが必要である。半導体界面との境界面での反射の影響を無視できることが望ましいからである。

【0076】更に、より性能が良く、信頼性の高い半導体レーザを提供するためには、(430)位相シフト層の作製の際に半導体表面にダメージを与えないような形成方法を用いることが好ましい。このためには、200℃以下の低温で位相シフト層を形成でき、レジストを用いたリフトオフ法を用いることができるプロセスが望まれる。

【0077】(a)実施例4

本実施例は、位相シフト層の材質として、誘電体材料、例えばアモルファスシリコン(以下、a-Siと称する)を用いた場合の実施例であり、図8(a)~(e)には、本実施例に係る半導体レーザの製造工程の断面図が示される。

【0078】なお、本実施例は、実施例2において、半導体多層膜ミラーからなる(204)分布反射型多層膜ミラーを設ける代わりに、位相シフト層を設けて、リング状のp型オーミック電極の存在により生じる問題点を解決するものである。従って、図8には、図4(e)に示すp型オーミック電極を蒸着し光出射口を開けた後の工程のみが示されており、その前の工程は省略している。

【0079】以下、本実施例の構成および製造工程について、図8(a)~(e)にしたがって説明する。 【0080】①まず、(410)p形オーミック電極を 形成し(431)光出射口を開けた後(図8(a))、 (433)レジストで、位相シフト層を形成する以外の 部分に、(431)光出射口が露出するようにパターンを形成する(図8(b))。

【0081】②次に、(430)位相シフト層となるaーSiを、所定の膜厚dの厚さにEB蒸着法等を用いて蒸着する(図8(c))。即ち、この後に形成する(411)誘電体多層膜ミラーの反射面が、(410)p型オーミック電極の内部の仮想反射面と同じ位置になるような膜厚の(430)位相シフト層を形成する。この場合、同図に示すように、半導体層およびp型オーミック電極の上のみならず、(433)レジストの上にもa-Siが蒸着されることとなる。

【0082】3次に、このまま、即ち、同じ炉内で連続的に4ペアの(411) SiO_2 /a-Si 誘電体多層膜ミラーを蒸着する(図8(d))。このように本実施例では、位相シフト層と誘電体多層膜ミラーを同じ炉内で連続して形成できるため、レーザー特性、プロセスの歩留まり、信頼性の向上等を図ることができる。

【0083】 の次に、これをアセトン液に入れ超音波振動を加えてリフトオフする。即ち、(433) レジストおよび、このレジストの上に堆積された(430) 位相シフト層、(411) 誘電体多層膜ミラーをリフトオフにより除去し、その後、(402) n型GaAs基板側に(401) n型オーミック電極を蒸着する(図8(e))。最後に、 N_2 雰囲気下で、400 C のアロイングを行う。

【0084】以上の工程により、図8(e)に示すように、(431)光出射口の上に、(430)位相シフト層と(411)誘電体多層膜ミラーとがサンドウイッチされた構造の上部反射ミラーを形成することができる。なお、この場合、(430)位相シフト層は、少なくとも(431)光出射口内にあればよく、同図に示すように、(410)p型オーミック電極を覆うような構造であってもよいし、覆わずに(431)光出射口内にのみ存在する構造であってもよい。

【0085】さて、本実施例では、(430)位相シフト層の材質として、a-Siを使用している。a-Siの屈折率は、(430)位相シフト層の下に形成される(408)p型A1_{0.15}Ga_{0.85}Asコンタクト層の屈折率と比較的近い。また、a-Siは、780nm付近で光吸収が少し存在するが、それ以外の領域、例えば870nm付近での光吸収係数が少ない。従って、この領域での発振周波数をもつ半導体レーザに使用される位相シフト層の材質として好適なものとなる。

【0086】また、a-Si等の誘電体材料を用いることで、前記したように、(430)位相シフト層の形成に連続して、同じ炉内で(411)誘電体多層膜ミラーを形成できるので、プロセスが複雑にならず工程が少なく、簡易な製造方法を得ることができ、また、信頼性、レーザ特性の向上等を図ることができる。

【0087】更に、a-Siを使用した(430)位相

シフト層は、室温で形成できるため、レジストマスクを 用いたリフトオフ法によるパターニングが可能となる。 従って、ドライエッチング等の手法を用いてパターニン グする場合に比べて、半導体レーザの表面がエッチング 中にダメージを受けにくく、また、工程を簡易にするこ とができる等の有利点がある。

【0088】なお、本実施例の位相シフト層に使用される誘電体材料としては、a-Sic限らず、SixN y、 TiO_2 、 CeO_2 、ZnSSe、GaAs、CdS 等の各種の誘電体材料を使用することができる。

【0089】例えば、SixNy、TiO2、CeO2は、前記したa-Siと同様に、幅広い範囲で光吸収係数が少なく、また、位相シフト層の下に形成される(408)p型A10.15Ga0.85Asコンタクト層と屈折率が比較的近い。従って、本実施例の位相シフト層として好適なものとなる。また、200℃以下の温度にて成長させることが可能であるため、前記したリフトオフ法を用いてパターニングすることができ、半導体レーザの表面がダメージを受けにくいという有利点をもっている。

【0090】これに対し、ZnSSe、GaAs、CdSは、200℃以下の温度にて成長させることが難しい。従って、成長の際に(433)レジストが変形してしまい、リフトオフ法を用いてパターニングすることは困難である。しかし、これらの誘電体材料は前記のa-Siに比べて、より幅広い範囲で光吸収係数が少なく、例えば780nmにおいての光吸収がほとんどない点で有利点をもつ。

【0091】このように、位相シフト層のパターニング に際して、リフトオフ法を用いることができない誘電体 材料に対しては、図9(a)~(e)に示す製造工程により、ドライエッチング法を用いて所望のパターニング を行う。

【0092】のまず、(410) p形オーミック電極を 形成し(431)光出射口を開けた後(図9(a))、 MOC VD法、MBE法を用いて、ZnSSe、GaA s等からなる(430)位相シフト層を、所定の膜厚d の厚さになるように半導体レーザの表面の全面に形成す る(図9(b))。

【0093】②次に、エッチングを行いたい部分以外の 領域に、(435)レジストを形成する(図9 (c))。

【0094】**3**次に、ドライエッチング法を用いて、 (430)位相シフト層をエッチングする (図9 (d))。

【0095】**の**次に、(433)レジストを形成し、その後、半導体レーザの全面に4ペアの(411)SiO₂/a-Si誘電体多層膜ミラーを蒸着する(図9(e))。

【0096】⑤次に、これをアセトン液に入れ超音波振

動を加えてリフトオフし、その後、(402) n型G a A s 基板側に(401) n型オーミック電極を蒸着する (図9(f))。最後に、N₂雰囲気下で、400℃の アロイングを行う。

【0097】(b)実施例5

本実施例は、MBE法、MOCVD法等を用いて、半導体層を再成長させて位相シフト層を形成した場合の実施例であり、図10(a)~(c)には、本実施例に係る半導体レーザの製造工程の断面図が示される。

【0098】なお、前記の実施例4と同様に、図10には、p型オーミック電極を蒸着し光出射口を開けた後の工程のみが示されており、その前の工程は省略されている。

【0099】以下、本実施例の構成および製造方法について説明する。

【0100】のまず、本実施例では、(510) p形オーミック電極を形成し、(531) 光出射口を開けた後(図10(a))、MBE法、MOCVD法などを用いて半導体層を再成長させ、所望の膜厚dになるように(530)位相シフト層を形成する(図10(b))。即ち、比較的低温、例えば400℃以下で半導体層が成長可能な結晶方法を用いて、光共振器表面に、(508) p型A10.15 Ga0.85 Asコンタクト層と同じ組成の半導体層を形成し、これを(530)位相シフト層とする。

【0101】20その後、(531)光出射口の上を覆う ように、2ペアの (511) Si O₂/a-Si 誘電体 多層膜ミラーを電子ビーム蒸着により形成する。さらに (502) n型GaAs基板側に(501) n型オーミ ック電極を蒸着する(図10(c))。そして、最後 に、 N_2 雰囲気中で、400 Cのアロイングを行う。 【0102】本実施例によれば、(530)位相シフト 層は、その下にある (508) p型A I_{0.15} Ga_{0.85} A sコンタクト層を再成長させることにより形成でき、こ れらを同一材料で形成することができることとなる。従 って、(530)位相シフト層と(508)p型A1 0.15 Ga0.85 Asコンタクト層との境界における光の界 面反射、光吸収など光に関する問題を無視することがで きる。この結果、(530)位相シフト層を挿入したこ とによるレーザー特性の悪化をほとんど無視することが でき、優れた性能の半導体レーザを提供できることとな

【0103】また、この半導体層の再成長を行う工程は、下にあるクラッド層、活性層等の半導体層と同様のプロセスにより行うことができ、このプロセスでは、通常、MBE法、MOCVD法を用いて、数オングストローム単位で膜厚dを制御できる。従って、(531)光出射口の下と(510)p型オーミック電極の下とに発生する定在波の波長入1、入₂がほとんど等しくなるように、膜厚dを制御することが可能となる。この結果、

光共振器内に生じる定在波を素子内で一様にすることが でき、レーザ特性を大幅に向上させることが可能とな る。

【0104】(c)実施例6

本実施例は、p型オーミック電極を形成後、ポリイミド、PMMA等の有機材料を、半導体レーザの表面上にスピンコート等の塗布方法を用いて位相シフト層を形成した実施例であり、図11(a)~(e)には、本実施例に係る半導体レーザの製造工程の断面図が示される。【0105】なお、前記の実施例4、5と同様に、図11には、p型オーミック電極を蒸着し光出射口を開けた後の工程のみが示されており、その前の工程は省略されている。

【0106】以下、本実施例の構成および製造方法について説明する。

【0107】のまず、本実施例では、(610) p形オーミック電極を形成し(631)光出射口を開けた後(図11(a))、スピンコート等の塗布方法により、所望の膜厚はになるように、ポリイミド、PMMA等の有機材料からなる(630)位相シフト層を、半導体レーザの全面に形成する(図11(b))。

【0108】②次に、(610) p型オーミック電極上の(630) 位相シフト層を、ウエットエッチングまたはドライエッチングによりエッチングして、(630) 位相シフト層のパターニングを行う(図11(c))。【0109】③次に、(633) レジストを形成し、その後、半導体レーザの全面に4ペアの(611) SiO2/a-Si誘電体多層膜ミラーを蒸着する(図11(e))。

【0110】 **②**次に、これをアセトン液に入れ超音波振動を加えてリフトオフし、その後、(602) n型 Ga A s 基板側に (601) n型オーミック電極を蒸着する(Ga 11 (f))。最後に、Ga 雰囲気下で、Ga 0 Ca のアロイングを行う。

【0111】本実施例によれば、(630)位相シフト層を、スピンコート等の塗布工程により形成できるために、製造方法を非常に簡易なものとすることができる。【0112】また、ここに挙げたポリイミド、PMMAなどの有機材料は、幅広い範囲で光吸収係数が少なく、例えば870nmにおいての光吸収がほとんどない。また、屈折率も、下にある半導体層と比較的近い。従って、本実施例における位相シフト層の材質として好適なものとなる。但し、上記したポリイミド、PMMA以外の有機材料であっても、少なくとも、(1)発振波長に対して透明であること、(2)屈折率が下にある半導体層と比較的近いこと、という2つの条件を満たせば、本実施例における位相シフト層の材質として使用することができる。

【0113】(d)位相シフト層の膜厚dの制御 金属と半導体の界面における反射波の位相変化は、金属 の材質や膜厚によって変動するものである。従って、位相シフト層の膜厚dは、例えば、以下に述べる手法によりこれを求めて制御することが好ましい。以下、この手法を図12(a)、(b)を用いて説明する。なお、図12では、設計波数がm=1(1/2)の場合について示されている。

【0114】まず、上部反射膜、位相シフト層のない半導体レーザを作製し、そのLEDスペクトルを測定する。図12(a)には、この測定結果の一例が示されており、同図に示すように、光出射口の下に生じる定在波の波長のピーク λ_1 とp型オーミック電極の下の定在波の波長のピーク λ_2 が測定できる。

【0115】次に、図12(b) に示すように、設計波数mに、この測定された λ_1 を乗算することにより実効共振器長 L_1 が求められる。

[0116] $L_1 = m \times \lambda_1$

また、同図に示されるように、設計波数mに、この測定された λ_2 を乗算することにより最終的に必要な実効共振器長 L_2 が求められる。

 $[0117]L_2=m\times\lambda_2$

そして、この L_1 と L_2 の差 Δ Lが実効共振器長の変化分となる。

 $[0118]\Delta L = L_2 - L_1$

最後に、この△Lを、位相シフト層を形成する材質の屈 折率nで除算することにより、形成すべき位相シフト層 の膜厚dが求まることとなる。

 $[0119]d = \Delta L/n$

位相シフト層を形成する際には、位相シフト層の膜厚が、以上のようにして求められた膜厚dとなるように、プロセスの制御を行うこととなる。

【0120】なお、位相シフト層の膜厚dを安定して制御できない場合、あるいは、より高精度に膜厚dの制御を行いたい場合は、以下のような手法により膜厚dの制御を行う。

【0121】即ち、所定の膜厚をもつ位相シフト層を設けた半導体レーザを作製し、上記した手法と同様に、LEDスペクトルにより波長 λ_1 、 λ_2 を測定する。そして、下記に示す式により、設定すべき膜厚との差 Δ d (λ_1 と λ_2 が等しくするための Δ d) を求める。

[0122] $\Delta d = m \times (\lambda_2 - \lambda_1) / n$

そして、この Δ dを逐次プロセスにフィードバックして、この Δ dが0となるように、膜厚dのプロセス条件を変化させる。これにより、膜厚dを安定して制御することができ、より高精度に膜厚dを制御することが可能となる。

【0123】なお、金属一半導体界面での反射波の位相シフトゆを、外部からレーザ光を与えるなどの方法により直接に測定し、この測定値より、実効共振器長の変化分ΔL、および位相シフト層の膜厚dを近似して、膜厚dの制御を行うことも可能である。

【0124】なお、本発明は上記実施例に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。

【0125】例えば、上述の各実施例では、GaAlAs系面発光型半導体レーザについて説明したが、本発明はこれに限らず、その他のIII-V族系の面発光型半導体レーザにも好適に適用でき、特に活性層はAlの組成を替えることで発振波長を変更することもできる。

【0126】また、埋め込み層もZnSSe混晶に限らずZnS-ZnSe超格子、他のII-VI族化合物半導体、例えばZnSeやZnSやCdTeおよびその結晶またはこれらの材料系による超格子を埋め込み層に選んでも同様な効果が得られる。

【0127】また、実施例1において、有機金属付加体としてジメチル亜鉛ージメチルセレンを、水素化合物として H_2S (セレン化水素)を用いた場合について説明したが、本発明はこれに限らず、例えば表1に示す組み合わせにより、それぞれの埋め込み層を形成することもできる。

【0128】また、位相シフト層も、a-Siなどの単体のみならず、混晶でもよい。

【0129】また、基板もGaAsにとらわれず、SiやInPなどの半導体基板やサファイヤのような誘電体基板でも同様な効果が得られた。

【0130】また、実施例4~6は、実施例2に対応した埋め込み型の屈折率導波路構造の半導体レーザを例にとり説明したが、本発明はこれに限らず、例えば実施例1に対応したリブ導波路構造の半導体レーザや、実施例3に対応した複数の柱状の半導体層を有する面発光型半導体レーザにも当然に適用できる。第3実施例に示すような複数の柱状の半導体層を有する位相同期型レーザに、位相シフト層を形成する場合には、複数の柱状の半導体層の表面および各柱状半導体層間の埋め込み層と対向する領域にわたって、位相シフト層を設けることができる。

【0131】また、本発明を構成する光共振器は複数層の半導体層を有するが、ここにおける"複数層"の意味は、違う極性の層が複数あるという意味である。即ち、本発明を構成する光共振器は、少なくともp型の半導体層とn型の半導体層を有していればよく、例えば、半導体層を全て同じ材質のGaAs(極性だけ異なる)により形成する構造とすることも可能である。

【0132】また、本発明を構成する一対の反射ミラーとしては、前述した実施例のように、光共振器と対向する両側の位置に、それぞれ一枚の反射ミラーを設けたものに限らない。例えば、光共振器と対向する位置に設けた出射側のミラーを複数枚のミラーで構成するもの、入射側のミラーを複数枚のミラーで構成するもの、出射側、入射側のミラーを共に複数枚のミラーで構成するものも含まれる。

【0133】また、本発明の面発光型半導体レーザの応 用範囲は、プリンタ、複写機などの印刷装置のみなら ず、ファクシミリ、ディスプレイ、通信機器にても全く 同様な効果を有することは言うまでもない。

[0134]

【発明の効果】以上詳細に説明したように、本発明に係る面発光型半導体レーザによれば、光出射側の反射ミラーを共振器径と同じ大きさの半導体多層膜とリング状電極、および光出射口を覆う誘電体多層膜ミラーで構成することにより、電極下に半導体多層膜ミラーが存在するため、電極下の共振器の反射率を増加させることが可能となりこれにより共振器内の効率が落ちないので、高効率な面発光型半導体レーザを提供することができる。

【0135】また、本発明に係る製造方法においては、 光出射側の反射ミラーのうち、半導体多層膜ミラーは、 共振器を構成する活性層などといっしょに基板から連続 して結晶成長可能であるため、非常に安定に、再現性よ く面発光半導体レーザを作成できる製造方法である。

【0136】また、本発明に係る面発光型半導体レーザによれば、金属電極の下と光出射口の下に発生する定在波の波長を略等しくでき、光共振器内に発生する定在波を一様にできるため、高効率な面発光型半導体レーザを提供することができる。

【図面の簡単な説明】

【図1】実施例1に関わる半導体レーザの断面を示す斜 視図である。

【図2】(a)~(f)ともに、実施例1に関わる半導体レーザの製造工程を示す断面図である。

【図3】本発明の第2の実施例における半導体レーザの 断面を示す斜視図である。

【図4】(a)~(f)ともに、実施例2に関わる半導体レーザの製造工程を示す断面図である。

【図5】本発明の第3の実施例における半導体レーザの 断面を示す斜視図である。.

【図6】(a)~(f)ともに、実施例3に関わる半導体レーザの製造工程を示す断面図である。

【図7】(a)、(b)は、位相シフト層を用いた実効 共振器長の延長を説明する概略説明図である。

【図8】(a)~(e)ともに、実施例4に関わる半導体レーザの製造工程を示す断面図である。

【図9】(a)~(f)ともに、位相シフト層のパターンニングにドライエッチングを用いた場合の実施例4に関わる半導体レーザの製造工程を示す断面図である。

【図10】(a)~(c)ともに、実施例5に関わる半 導体レーザの製造工程を示す断面図である。

【図11】(a)~(e)ともに、実施例6に関わる半導体レーザの製造工程を示す断面図である。

【図12】(a)、(b)ともに、位相シフト層の膜厚 制御を行う手法について説明する概略説明図である。

【図13】改良前の半導体レーザの断面を示す斜視図で

ある。

【図14】(a)~(c)ともに、リング状のp型オーミック電極の存在により発生する定在波の波長の一様性の問題について説明する概略説明図である。

【符号の説明】

101、201、301、401、501、601、7 01 n型オーミック電極

102、202、302、402、502、602、7 02 n型GaAs基板

103、203、303、403、503、603、7 03 n型GaAsバッファ層

104、114、204、214、304、315、4 04、504、604、704 分布反射型多層膜ミラ

105、205、405、505、605、705 n 型Al_{0.4}Ga_{0.6}Asクラッド層

106、206、406、506、606、706 p 型GaAs活性層

107、207、407、507、607、707 p 型A1_{0.4}Ga_{0.6}Asクラッド層 108、208、408、508、608、708 p 型Al_{0.1}Ga_{0.9} Asコンタクト層

109、209、309、409、509、609、7 09 ZnS_{0.06}Se_{0.94}埋め込み層

110, 210, 310, 410, 510, 610, 7

10 p型オーミック電極

111、311、411、511、611、711 誘電体多層膜ミラー

112、212、312 SiO₂層

113、213、313 レジスト

305 n型A1_{0.5}Ga_{0.5}Asクラッド層

306 p型Al_{0.13}Ga_{0.87}As活性層

307 p型Al_{0.5}Ga_{0.5} Asクラッド層

308 p型A l_{0.15} Ga_{0.85} Asコンタクト層

314 分離溝

430、530、630、730 位相シフト層


431、531、631、731 光出射口

433、533、633、733 レジスト


435 レジスト

120、220、320 発光部


【図1】





【図3】




【図2】









フロントページの続き

(72)発明者 佐藤 淳史

長野県諏訪市大和3丁目3番5号 セイコーエプソン株式会社内

F 夕一ム(参考) 5F045 AA04 AA05 AB22 AC08 AD06 AE23 BB07 BB16 CA12 5F058 BA20 BD04 BD18 BF17 BJ10 5F073 AA13 AB17 CA04 CB02 DA05 DA24 EA15